清華大學錢鶴、吳華強教授團隊在第68屆國際電子器件大會（IEDM 2022）發(fā)表4篇存算一體技術領域學術論文

發(fā)布時間：2022-12-19作者來源：薩科微瀏覽：2952

近日，第68屆國際電子器件大會（IEDM 2022）在美國舊金山召開，其中清華大學集成電路學院錢鶴、吳華強團隊發(fā)表了4篇學術論文，報道了存算一體技術領域的[敏感詞]進展。四篇文章涉及單片三維集成混合存算一體架構、存算一體芯片的多尺度熱建模、基于存算一體的同態(tài)加密和存算通一體多個前沿領域。其中博士生安然和博士生李怡均發(fā)表的基于單片三維集成的混合存算一體架構工作獲得IEEE Brain[敏感詞]論文獎 (IEEE Brain “Best Paper” Award)。自2016年始，團隊已連續(xù)七年在IEDM大會上累計發(fā)表論文十八篇。

IEDM ( International Electron Devices Meeting ) 始于1955年，是國際微電子器件領域的[敏感詞]會議，在國際微電子領域享有權威的學術地位和廣泛的影響力，被譽為“微電子器件領域的奧林匹克盛會”。IEDM主要報道國際微電子器件領域的[敏感詞]研究進展，以及該領域極具應用前景的研究成果，是全球知名學術機構、高校以及行業(yè)領軍企業(yè)報告其[敏感詞]研究成果和技術突破的主要窗口與平臺，被稱為國際微電子器件領域的“風向標”。

基于單片三維集成的混合存算一體架構

人工智能的快速發(fā)展對芯片的算力與能效提出了越來越高的要求。模擬型RRAM陣列能以極高的效率執(zhí)行矩陣-向量乘法（MVM）運算，然而實際神經(jīng)網(wǎng)絡還包含如邏輯、緩存、激活函數(shù)（如ReLU）和重排等操作，目前無法在RRAM陣列上有效執(zhí)行。此外，RRAM陣列和緩存之間需要通過總線進行的頻繁數(shù)據(jù)傳輸，有限的帶寬也會導致顯著的延遲，限制計算的并行度。該論文提出了一種基于單片三維集成的混合存算一體架構，實現(xiàn)了硅CMOS邏輯層、基于RRAM的存算一體層和基于碳納米管（CNT）/氧化銦鎵鋅（IGZO）的近存計算層的片上垂直堆疊，通過高密度層間通孔（ILV）提供的超高帶寬優(yōu)勢，可以高效地實現(xiàn)大規(guī)模復雜神經(jīng)網(wǎng)絡運算。此外，該論文利用后道兼容低溫工藝首次實現(xiàn)基于CNT/IGZO的后道CFET結構，以此為基礎單元實現(xiàn)后道CMOS近存計算功能層，實現(xiàn)神經(jīng)網(wǎng)絡層之間的緩存和邏輯運算。該工作以 A Hybrid Computing-In-Memory Architecture by Monolithic 3D Integration of BEOL CNT/IGZO-based CFET Logic and Analog RRAM 為題發(fā)表。材料學院博士生安然和集成電路學院博士生李怡均為該論文共同[敏感詞]作者，集成電路學院唐建石副教授、吳華強教授以及材料學院李正操教授為本論文共同通訊作者。

基于單片三維集成的混合存算一體芯片架構及推理時間對比

基于RRAM的存算一體芯片的

多尺度熱模型

基于RRAM的存算一體芯片近年來得到了廣泛關注與研究，芯片的集成規(guī)模和算力不斷提高。但是，芯片的功耗密度，也在不斷提高。并且由于RRAM陣列在計算過程中會全并行開啟，造成局部的高功耗與熱點。而RRAM器件作為模擬器件，其電導對于溫度是敏感的，溫度的升高會造成RRAM電導的漂移，進而引起芯片計算精度下降。該工作對基于 RRAM 的存算一體芯片進行了多尺度熱建模，對影響溫度分布的散熱方式、技術節(jié)點、RRAM陣列功耗、ADC與DAC功耗等多種因素進行了評估。并結合 RRAM 緊湊模型研究了RRAM器件隨溫度的電導漂移，及其對神經(jīng)網(wǎng)絡的精度退化的影響，并提出了有效的改善方法。該研究對基于RRAM的存算一體芯片運行深度神經(jīng)網(wǎng)絡，改善溫度引起的計算精度下降具有重要參考價值。該工作以 A Multi-Scale Thermal Modeling of RRAM-based 3D Monolithic-Integrated Computing-in-Memory Chips 為題發(fā)表, 集成電路學院博士生馬阿旺為[敏感詞]作者，高濱副教授為通訊作者。

仿真框架（上）、電導隨溫度的漂移（左下）、推理精度隨RRAM陣列功耗的變化（右下）

基于存算一體的同態(tài)加密

同態(tài)加密是一種可以對密文進行運算的加密技術，獨特的性質使其在區(qū)塊鏈、云計算等場景中有重要應用，目前已有很多用ASIC、FPGA、GPU等硬件來加速同態(tài)加密的工作。同態(tài)加密的加解密過程可以概括為多項式模乘法加小噪聲，該工作首次在阻變存儲器(RRAM)陣列上實現(xiàn)了同態(tài)加密，其中RRAM陣列分別用作矩陣向量乘法(MVM)單元和真隨機數(shù)發(fā)生器(TRNG)，來加速多項式模乘和產生小噪聲。為了基于同一RRAM器件上實現(xiàn)MVM和TRNG兩種不同的功能，該工作采用了不同的初始化方案來調制噪聲，使基于RRAM的MVM和TRNG分別獲得了較高的穩(wěn)定性和較好的隨機性。之后，該工作在具有8個144Kb RRAM陣列的硬件系統(tǒng)上實驗了對隱私保護云推理任務的同態(tài)加密解密過程，基于RRAM陣列的同態(tài)加解密過程在實現(xiàn)了很小的精度損失的同時大大降低了功耗和時間開銷。該工作以 First Demonstration of Homomorphic Encryption using Multi-Functional RRAM Arrays with a Novel Noise-Modulation Scheme 為題發(fā)表, 集成電路學院博士生李雪綺為[敏感詞]作者，吳華強教授和高濱副教授為共同通訊作者。該工作由清華大學集成電路學院和中國移動研究院合作完成。

隱私保護的云端推理任務流程圖（左上），基于RRAM陣列的同態(tài)加密系統(tǒng)架構圖（右上），系統(tǒng)的推理準確率、能效和時間開銷對比（下）

基于存算一體的混合預編碼

信息技術包含信息的感知、計算、存儲和通信。過去幾十年，通信技術不斷發(fā)展，使得數(shù)據(jù)傳輸帶寬和速度都不斷增大。5G/6G通信系統(tǒng)中，計算越來越多成為限制通信系統(tǒng)速度和穩(wěn)定性的瓶頸。該工作[敏感詞]次實現(xiàn)了面向5G/6G MIMO 通信系統(tǒng)的基于存算一體的混合預編碼。為了實現(xiàn)大規(guī)模MIMO混合預編碼所需要的大規(guī)模矩陣乘，該工作首次實現(xiàn)了128K 全并行大規(guī)模模擬阻變存儲器陣列。為了解決大規(guī)模陣列中的IR-drop問題，該工作提出了一個緊湊模型以及相應的補償方案。為了降低混合預編碼的計算復雜性，該工作設計了一種新的與CIM兼容的模擬預編碼算法框架和權重映射策略。最終，該工作實現(xiàn)了基于RRAM陣列的混合預編碼，其性能相對于基于FPGA的混合預編碼基本沒有降低，且有超過20倍的能效提升。該工作首次探究了基于RRAM陣列的存算通一體的可行性。該工作以 Hybrid Precoding with a Fully-Parallel Large-Scale Analog RRAM Array for 5G/6G MIMO Communication System 為題發(fā)表, 集成電路學院博士生秦琦為[敏感詞]作者，高濱副教授為通訊作者。該工作由清華大學集成電路學院、清華大學電子系， MemInsights Technology inc.,以及中國移動研究院合作完成。

基于RRAM的混合預編碼框架以及能效對比

獲獎證書

頒獎現(xiàn)場

錢鶴、吳華強教授團隊長期致力于基于憶阻器的存算一體技術研究，從器件制備、工藝集成、電路設計及架構與算法優(yōu)化等多層次實現(xiàn)創(chuàng)新突破，先后在《自然》（Nature）、《自然納米技術》（Nature Nanotechnology ）、《自然電子》（Nature Electronics）、《自然通訊》（Nature Communications）、《科學進展》（Science Advances）、《先進材料》（Advanced Materials）等[敏感詞]期刊以及國際電子器件會議（IEDM）、國際固態(tài)半導體電路大會（ISSCC）等領域內[敏感詞]國際學術會議上發(fā)表多篇論文。

免責聲明：本文采摘自網(wǎng)絡，本文僅代表作者個人觀點，不代表薩科微及行業(yè)觀點，只為轉載與分享，支持保護知識產權，轉載請注明原出處及作者，如有侵權請聯(lián)系我們刪除。

上一條：2022年半導體行業(yè)回顧之IGBT：終端導入國產IGBT產品加速，供應仍然緊張
下一條：1萬億元！傳聞中國補貼芯片企業(yè)