老虎說芯

“老虎說芯”由北京大學微電子專業(yè)本碩，中國電源學會會員、在半導體行業(yè)有10多年經(jīng)驗的胡獨巍先生撰寫，為大家提供半導體行業(yè)關于材料、工藝、應用、市場、資訊等方面的內(nèi)容。在知乎有同名賬號。

更新日期： 2024-12-09
瀏覽次數(shù)： 1104

一、什么是7納米工藝？在談論7納米工藝之前，我們先了解一下“納米”是什么意思。納米（nm）是一個長度單位，1納米等于10的負九次方米。對于半導體芯片來說，納米通常指的是晶體管的最小尺寸，或者是構成芯片中各個功能單元的最小結(jié)構尺寸。因此，7納米工藝指的是在芯片上制造出其最小結(jié)構為7納米的晶體管。隨著晶體管……

查看詳情 >>

多芯片封裝（MCP）的全面解析

更新日期： 2024-12-09
瀏覽次數(shù)： 1820

多芯片封裝技術（Multi-Chip Packaging, MCP）是現(xiàn)代集成電路（IC）領域的一項關鍵技術，用于在一個封裝中集成多個芯片或功能單元。這項技術通過空間的優(yōu)化和功能的協(xié)同，大幅提升了器件的性能、帶寬及能源效率，是未來高性能計算、人工智能、通信等領域的核心基礎。 1. 多芯片封裝的基本概念 1.……

查看詳情 >>

晶圓（wafer）/晶粒（die）/芯片（chip）之間的區(qū)別和聯(lián)系

更新日期： 2024-11-21
瀏覽次數(shù)： 1672

1. 晶圓（Wafer）——原材料和生產(chǎn)平臺晶圓是半導體制造的基礎材料，通常由高純度的硅（Si）或其他半導體材料制成。晶圓的形狀一般是圓形的薄片，厚度一般在幾百微米到幾毫米之間，表面經(jīng)過精密的處理，使其足夠光滑，并具備優(yōu)良的晶體結(jié)構，適合進行各種電子器件的加工。比喻：可以把晶圓比作“原材料”或“紙張”，……

查看詳情 >>

為什么大廠不愿意使用英偉達的NVLink？

更新日期： 2024-11-21
瀏覽次數(shù)： 1127

在當前的GPU和加速計算領域，英偉達（NVIDIA）無疑是領先的技術提供者，其開發(fā)的NVLink技術是一項革命性的高速互連技術，旨在加速GPU之間以及GPU與主機CPU之間的通信。然而，盡管NVLink技術具有顯著的優(yōu)勢，許多大廠仍然選擇不采用這一技術，而是使用其他技術或開發(fā)自己的互連方案。那么，是什么原因使得這些廠商……

查看詳情 >>

芯片測試程序

更新日期： 2024-11-12
瀏覽次數(shù)： 1427

一、測試程序的基本概念測試程序，即被ATE（Automatic Test Equipment，自動測試設備）識別和執(zhí)行的指令集，是集成電路測試的核心。測試程序的主要功能是指引ATE在測試中如何與被測器件（DUT）交互，具體包括如何對DUT施加不同的輸入激勵，如何測量其響應信號，以及將測量結(jié)果與設定的門限值（Li……

查看詳情 >>

如何理解芯片測試中的DUT？

更新日期： 2024-11-12
瀏覽次數(shù)： 2038

理解并深入掌握DUT（Device Under Test，被測器件）在集成電路測試中的概念是非常關鍵的，因為DUT是整個測試過程中直接與ATE（自動化測試設備）交互的對象。 1. DUT的定義和作用 DUT，即被測器件，指在測試過程中被測量、分析或驗證性能的集成電路或電子組件。在集成電路測試領域，DUT通?！?/div>

查看詳情 >>

中芯國際2024年第三季度表現(xiàn)如何？

更新日期： 2024-11-12
瀏覽次數(shù)： 1036

中芯國際2024年第三季度的業(yè)績表現(xiàn)總體符合預期，并且在多個方面表現(xiàn)超出市場預期。我們可以從以下幾個方面進行詳細分析： 1. 財務表現(xiàn) 營收：第三季度營收達到21.7億美元，同比增長34%，環(huán)比增長14.2%，符合公司給出的指引范圍（13%-15%）。毛利率：毛利率達到了20.5%，超出了預期的18……

查看詳情 >>

版圖設計是一門技術，也是一門藝術

更新日期： 2024-10-31
瀏覽次數(shù)： 1245

我們可以將集成電路版圖設計比作城市規(guī)劃和建筑設計的結(jié)合。就像在有限的土地上規(guī)劃建筑和道路布局一樣，版圖設計需要在有限的芯片空間上安排晶體管、布線和各類元件，以實現(xiàn)功能和性能的最大化。一、什么是版圖設計？版圖設計是將電路的邏輯功能通過物理層次實現(xiàn)出來的過程。它類似于建筑圖紙的設計工作，需要通過EDA工具（……

查看詳情 >>

如何在晶圓上生長二氧化硅（SiO2）

更新日期： 2024-10-31
瀏覽次數(shù)： 1731

氧化工藝在CMOS集成電路制造中是一個非常重要的步驟，用于在硅片（Si wafer）表面生長二氧化硅（SiO2）。生長SiO2的過程可以類比為給硅片“穿上一層保護外衣”，這種外衣可以起到絕緣、防護和隔離等作用。 1. 準備基材（硅片）首先，需要準備一塊高純度的硅片。這就像在一張空白的畫布上進行繪畫，硅片是……

查看詳情 >>

閑聊低電壓模擬芯片設計技巧

更新日期： 2024-10-31
瀏覽次數(shù)： 1147

低電壓模擬電路設計技術的核心是要在盡可能低的電源電壓下，實現(xiàn)高效的模擬信號處理。這種設計思路主要受到移動設備、植入式醫(yī)療設備等應用場景的需求驅(qū)動。由于這些設備的空間和能量資源有限，工程師們需要找到能夠在低電壓（如3V以下）下高效工作的電路設計方法。 1. 技術選擇與工藝背景低電壓設計首先受到半導體工藝的限……

查看詳情 >>

EMMI在半導體器件失效分析的重要性

更新日期： 2024-10-24
瀏覽次數(shù)： 1263

失效分析的目的是通過技術手段找出器件失效的根本原因，并推動改進措施的實施，從而提升生產(chǎn)工藝、改善產(chǎn)品質(zhì)量、提高良率和可靠性。EMMI是在失效分析過程中經(jīng)常使用的設備之一，它們能夠幫助分析人員檢測電氣故障，并定位失效的具體位置。 1. EMMI的基本原理 EMMI（Electro-Magnetic Induc……

查看詳情 >>

CP測試和WAT測試的區(qū)別

更新日期： 2024-10-23
瀏覽次數(shù)： 1774

在集電路的制造和測試過程中，CP測試（Chip Probing）和WAT測試（Wafer Acceptance Test）是兩個非常重要的測試環(huán)節(jié)。盡管它們都在晶圓（Wafer）階段進行，但二者的目的、測試對象、測試內(nèi)容和作用是有顯著不同的。一、整體概述：CP測試和WAT測試我們可以把集成電路的制造過程……

查看詳情 >>

上一頁 2 3 4 5 6 7 8 下一頁