當(dāng)前，F(xiàn)PGA的學(xué)習(xí)板基本都是數(shù)字系統(tǒng)的 - 搭配按鍵、顯示屏、傳感器，做點(diǎn)邏輯控制、顯示、網(wǎng)絡(luò)、數(shù)字信號處理等方面的編程等。很少看到數(shù)字 + 模擬混合在一起的綜合系統(tǒng)學(xué)習(xí)套件。 對于渴望學(xué)習(xí)模擬電路的同學(xué)、工程師來講，只是做一些獨(dú)立模塊的設(shè)計、測試而學(xué)習(xí)和掌握到的知識點(diǎn)都是支離破碎的。無系統(tǒng)、不模擬！只有在一個……

如何快速掌握這三項技能呢？我們思德普推出一個管腳兼容小腳丫FPGA的新款MCU +FPGA的核心模塊，采用帶有郵票孔的DIP40封裝，方便直接插在面包板上使用、插在DIP40的擴(kuò)展板上，或者直接貼焊在自己畫的板子上。 這個核心板上用的是專為蘋果手機(jī)設(shè)計的一顆超低功耗……

有這么一門編程語言可以解決你的困惑：Python。 今天帶領(lǐng)大家了解Python的誕生到熱門。 Python的發(fā)明者是一位荷蘭程序員，名叫：Guido van Rossum，江湖人稱龜叔，也稱之為Python之父。 龜叔之所以設(shè)計Python，正是因為當(dāng)時市面上……

第一代半導(dǎo)體Si基 二極管 簡介：單個PN結(jié)結(jié)構(gòu)，導(dǎo)通和斷開兩種狀態(tài)，不具備放大，單向?qū)ǎ? 無外部電流、電壓控制，就是0和1的狀態(tài)，電壓電流較小。 應(yīng)用：各種電子設(shè)備，工業(yè)設(shè)備。 晶體管：BJT 簡介：背靠背的PN結(jié)結(jié)構(gòu)，通過電流驅(qū)動實現(xiàn)線性放大功能，具有放大工作區(qū)域，……

11月14日至18日，2022英特爾?FPGA中國技術(shù)周（IFTD）將與全球各市場同步線上舉辦，來自國內(nèi)外的技術(shù)專家將在五天的時間里，從產(chǎn)品、軟件開發(fā)與設(shè)計、云計算、嵌入式、網(wǎng)絡(luò)五大主題領(lǐng)域展開技術(shù)詳解。每日一主題、每天兩小時，通過二十余場主題演講及技術(shù)方案分享，助您全覽英特爾?FPGA產(chǎn)品技術(shù)優(yōu)勢和落地實踐方案。 ……

CFP（C form-factor pluggable）封裝最早由CFP MSA協(xié)會發(fā)布，用于支持早期的100G光模塊（”C”在拉丁字母中代表100）。CFP模塊尺寸較大，可以提供和主機(jī)間10*10G或者4*25G的電接口連接，支持最大功耗24W。后來隨著芯片技術(shù)的發(fā)展，又推出了更小封裝尺寸和更高性能的CFP2（12W）和CFP4（6W）以及CFP8（24W）標(biāo)準(zhǔn)。CFP8封裝于2017年推出，是為了支持早期的400G光模塊，其可以支持16路25G的NRZ信號以實現(xiàn)400G傳輸，但逐漸被更小的OSFP和Q

今年以來，各省市漸次下發(fā)的光伏指標(biāo)規(guī)模已達(dá)近百GW，市場放量的同時也加速了逆變器企業(yè)新一輪競爭的到來。 根據(jù)最新資料統(tǒng)計，華電、大唐、國家電投等央國企先后啟動了超80GW的逆變器招標(biāo)，已公布中標(biāo)結(jié)果的企業(yè)報價只差毫厘。對于漸漸走出“價格戰(zhàn)”泥潭的逆變器企業(yè)，新一輪競爭焦點(diǎn)又在哪里？ ……

隨著摩爾定律推進(jìn)并達(dá)到物理極限，基于新原理、新材料和新結(jié)構(gòu)的半導(dǎo)體器件引發(fā)集成電路工藝變革，后摩爾時代已然到來。后摩爾時代，芯片技術(shù)發(fā)展的基本點(diǎn)：一是發(fā)展不依賴于特征尺寸不斷微縮的特色工藝，以此擴(kuò)展集成電路芯片功能。二是將不同功能的芯片和元器件組裝在一起封裝，實現(xiàn)異構(gòu)集成。三是通過新途徑來滿足人工智能算法和算力提升。我……

對于當(dāng)今的硬件工程師來講，有三項硬核技能是必須要掌握的： PCB的設(shè)計與調(diào)試 嵌入式系統(tǒng)MCU的編程和使用 Verilog的編程和應(yīng)用……

在2022 RISC-V中國峰會上，阿里平頭哥發(fā)布首個高性能RISC-V芯片平臺“無劍600”及SoC原型“曳影1520”。中科院院士、計算機(jī)專家倪光南表示，RISC-V將發(fā)展為世界主流CPU架構(gòu)之一，是我國芯片產(chǎn)業(yè)掌握主動權(quán)的重要機(jī)遇。 近年來，RISC-……

從2010年夏天開始，伯克利研究團(tuán)隊大約花了四年的時間，設(shè)計和開發(fā)了一套完整的新的指令集。這個新的指令集叫做RISC-V，指令集從2014年正式發(fā)布之初就受到多方質(zhì)疑，到2017年印度政府表示將大力資助基于RISC-V的處理器項目，使RISC-V成為了印度的事實國家指令集。再到今年國內(nèi)從國家政策層面對于RISC-V進(jìn)行……

EDA軟件四大金剛 芯片進(jìn)入大規(guī)模生產(chǎn)之前，需要進(jìn)行“試生產(chǎn)”，也就是流片，對完成的設(shè)計電路先生產(chǎn)幾片、幾十片。流片是一個極其昂貴的過程。 在14納米制程的時代，流片一次的費(fèi)用大約需要300萬美元。而到了7納米，流片費(fèi)用則要高達(dá)3000萬美元。為了防止冒失的浪費(fèi)，需要通過電子設(shè)計自動化（EDA）軟件上進(jìn)行仿真測試。即使所有設(shè)計工具的成本都加起來，也抵不上一次流片的費(fèi)用